教材：VHDL硬件描述语言与数字逻辑電路设计（第三版）

②、逻辑电路图显示成功后，进行仿真确认功能正确。

用鼠标左键选择想要赋值区域选中后给出相应0、1信号。

选择保存位置默认位置与默认文件名即可。

 选择菜单栏功能仿真按钮工具栏从右往左数第五个图标。

稍等片刻弹出仿真结果。

        总结：对于初学者来说我覺得已经足够复杂了，由于软件是收费的所以做实验之前要对软件施加魔法，这个过程就十分让人头疼了更不要说新建工程时候要选擇正确的芯片以及芯片参数。但是本门课程的学习，让我至少找到了“我就是学计算机的”这样一种感觉后续的其他逻辑电路设计会歭续更新，但是关于RTL View还有仿真就直接说名词就行了