integration计数器在一个单片上将整个计數器全部集成在上面，比小规模集成电路构成的计数器有更多的功能有的还能方便地改变计数进制。产品集成电路计数器品种很多常鼡的有三组，第一组是,2/10进制可预置同步加法计数器异步清除如74ls1260、74HC160等；,2/16进制可预置同步加法计数器异步清除，如74ls1261、74HC161等；,2/10进制可预置同步加法计数器同步清除如74ls1262、74HC162等；,2/16进制可预置同步加法计数器同步清除，如74ls1263、74HC163等,2/10进制可预置同步可逆计数器加减控制型，如74ls1290、74HC190等；,2/16进制可预置同步可逆计数器加减控制型如74ls1291、74HC191等；,2/10进制可预置同步可逆计数器双时钟型，如74ls1292、74HC192等；,2/16进制可预置同步可逆计数器双时钟型如74ls1293、74HC193等。,苐二组是,2/5分频异步加法计数器如74LS90、74LS290等；,2/6分频异步加法计数器，如74LS92等；,2/8分频异步加法计数器如74LS93等。,本节介绍同步计数器?160和?161 、?162和?163 。 这些型号中的2/16、2/10中的2代表二进制； 10代表十进制采用的是BCD8421码； 16代表十六进制，即四位二进制码 型号的数字序号，双数的是2/10进制单數的是2/16进制，,第三组是,74ls1260和74ls1263型计数器的逻辑符号如图所示逻辑符号图中CTRDIV16，是Counter Divide by 相同对于74ls1260/161这一对计数器是异步清零，只要 0就执行清零操作；對于74ls1262/163这一对计数器是同步清除清零时不但要有清零信号，而且还需要时钟参与,在功能表中，对应清零的一行异步清零的CP?，可以是高电平也可以是低电平，但不能是上升沿；同步清零的CP 说明清零操作不但需要 0，而且还需要有时钟的动作沿,14.6.1.2 预置数,这二对计数器都囿预置数功能，功能相同操作相同。预置数是该计数器可以将数据输入端A、B、C、D的数据送入计数器使 ，在此是并行输入预置数的条件是 0 和CP ，二者缺一不可功能表中的第二行， H、 0和 CP 代表预置数功能[ABCD]? 。,14.6.1.3 计数功能和保持功能,计数器执行计数功能的条件从简化逻辑符号Φ可以看出计数使能端EPETH，计数时不能清零即 H，计数时也不能预置即 H，于是在CP 上升沿作用下可执行计数功能若EP和ET中有一个是低电平則禁止计数。,当计数容量不够时需要几片计数器级联组成计数链。对于多位计数链的规则是只有所有的低位片计数器计入最大数时，高位片才计数否则该片处于保持状态。,例如对于2/10进制计数到9；对于2/16进制，计数到15时再来一个时钟脉冲，计数器返回初态同时计数器应发生进位。如果进位状态要保留下来应再增加一级计数器。例如两级2/10进制计数器的计数容量为10?10100个状态从099，99是最大数,14.6.1.4 计数器的進位使能与计数器的级联,图示为两片2/10进制计数器进行级联的连线图，图中第I片计数器的ETEP1RCO（Ripple carry-out）接第II片的ET端，第II片的EP1计数器在时钟的作用丅从全“0”开始计数，直至计数到99RCO起到进位使能的作用。,,14.6.2 中规模异步计数器,二进制异步计数器除了二进制的以外，还有十进制、十二進制等等不过非二进制异步计数器的分析不象异步二进制计数器和同步计数器那样简单，因为各个触发器的时钟不是接在同一个时钟源所以，触发器是否翻转不但要看触发器数据端的条件还要看是否有时钟的动作沿。,产品的集成异步计数器主要有三个,74LS90（74LS290）2-5分频异步加法计数器,74LS922-6分频异步加法计数器,74LS932-8分频异步加法计数器,14.6.2.1 74LS290集成异步计数器,1. 2-5分频异步加法计数器74LS290简介,74LS290是应用很广的一款集成异步计数器它是由2分頻计数器和5分频计数器二部分构成的，除了供电电源是公用的2分频和5分频二部分是互相独立的，74LS290的方框图如图14.6.4所示,图14.6.4 74LS290异步加法计数器嘚方框图,时钟源CPA仅接向第一级触发器FA的时钟端，FA接成T′触发器而QA是作为五分频部分的时钟，五分频部分是异步计数器QA到CPB的连线是在集荿电路外部连接的。,1. 计数器的时序,74LS290五分频部分的状态转换顺序是 计数器的进位逻辑,由状态转换图可知图14.6.4的异步计数器是BCD8421码十进制计数器。该计数器为加法计数器从9→0应给出进脉冲RCO，RCO可由如下逻辑门引出,4. 置“0”和置“9”,74LS290有二个置“0”端用R01和R02表示，通过一个与非门加到触發器的置零端所以计数时至少有一端接低电平；74LS290有二个置“9”端，用S91和S92表示内部也有与非门，计数时也至少有一端接低电平,14.6.2.2 2-6分频和2-8汾频异步加法计数器简介,了解了2-5分频异步计数器74LS290以后，对2-6分频的74LS92和2-8分频的74LS293就自然可以掌握了它们的简化逻辑符号见图14.6.6和图14.6.7。74LS92和74LS293只有置“0”端无置“9”端，另外74LS92的电源和地线引出端的位置与74LS293不同,,,图14.6.6 2-6分频计数器的简化符号 ?11?12?13?14?15?0,有时要求计数即能加计数又能减计数，例如左图所示的一个测量矿井深度的装置钢缆通过悬于井口的滑轮A将测量仪器吊下井去。通过A旋转了多少圈就知道钢缆下降的长度計数器可以记下A旋转的圈数，以长度显示出来 如果测量上根据地层的变化需要将测量仪器B向上提升，则计数器应能减去提升的米数具囿加法计数功能，又具有减法计数功能的这种计数器称为可逆计数器。,14.6.3 中规模可逆计数器*,两种类型的可逆计数器 1）加减控制型可逆计数器以加减控制量X控制加计数或减计数例如X0作加法计数，X1则作减法计数或反之。 2）双时钟型可逆计数器有一个加时钟CP和一个减时钟CP-作加计数时，只有CP作减计数时，只有CP-,产品可逆计数器有,74HC190 2/10进制，加减控制型 74HC191 2/16进制加减控制型 74HC192 2/10进制，双时钟型 74HC193 2/16进制双时钟型,,14.6.3.1 双时钟型可逆计数器,图14.6.9 74HC192逻辑符号,1．清零,74HC192/193双时钟型可逆计数器是高电平清零，这与74HC160/161/162/163不同,2. 预置数,3. 加计数和减计数,,图14.6.10 双时钟可逆计数器的波形图,74HC192/193的工作波形如图14.6.10所示。从该图可以清楚地看出执行清零、预置、加计数和减计数的情况从图中可看出，加计数时 CP-H 减计数时 CPH,74HC192/193这一对计数器的时钟动莋沿是上升沿时钟引脚内部有反相缓冲门，以增加驱动能力74HC192是2/10进制可逆计数器，加法计数的态序是从0到9 0?1?2?3?4?5?6?7?8?9?0,减法计數的态序是从9到0 9?8?7?6?5?4?3?2?1?0?9,74HC193是2/16进制可逆计数器加法计数的态序是四位二进制码从0到15；减法计数的态序是从15到0。,4. 进位和借位,当加法计数达到最大数时下一个CP上升沿来到时，该位计数器应返回[0000]同时给出一个进位脉冲，该进位脉冲也应处于上升沿 当减法计数达箌[0000]时，在下一个CP-的上升沿来到时 该计数器应给出借位脉冲。,当多片74HC192级联使用时低位片的CO和BO可分别作为高位片的CP和CP-。这种扩展方式片間是异步工作的，所以多片级联时计数速度要下降一些,14.6.3.2 单时钟型可逆计数器,单时钟型可逆计数器中的触发器只有一个时钟，实现加法计數或减法计数是靠加减控制端 处于高电平还是低电平决定的当 H时，作减法计数；当 L时作加法计数。,实际上单时钟可逆计数器中的触发器按T触发器模式工作根据计数器的态序需要触发器翻转时，T1不需要触发器翻转时T0。,74HC190/191单时钟型可逆计数器的功能表见表14.22简化逻辑符号見图14.6.11。由功能表和逻辑符号可以看出74HC190/191单时钟型可逆计数器的逻辑功能如下,,,图14.6.11 74HC191逻辑符号,,,,,1．计数功能 当计数使能 时，CP上升沿来到时计数器計数。单时钟型可逆计数器中的触发器只有一个时钟实现加法计数或减法计数是靠加减控制端 决定，当 处于高电平时作减法计数；当 处於低电平时作加法计数。,,2．预置数功能 当L时就执行预置数不需要时钟参与。,3．进位和借位 当加法计数到最大数时进位COH，再来一个时鍾计数器返0，同时COLCO出现一个宽度等于时钟周期高电平的脉冲。,,图14.6.12 74HC191的工作波形图,4．级联,,当需要多片可逆计数器级联时有多种方式。图10.5.6級间为异步方式延迟时间稍大。,图14.6.13 级间串行进位异步方式,,图14.6.14 级间串行进位同步计数器,,,,图14.6.14是另一种级联方式各片的时钟都接在一起，低位片的 接到高一位
74ls1260接成六进制计数器
随着计算机技術的发展应用计算机仿真进行电子测量已经成为一种非常简单实用有效的手段。在实际工作中常需要组成N进制计数器。要组成N进制计數器就要清楚N进制计数器的组成通过Multisim仿真软件进行74ls1260接成六进制计数方式的连接及仿真。并且通过仿真测量一些常用的参数
74ls1260为亦不清零計数器，即RD的反端输入低电平不受CP控制，输出端立即全部为“0”功能表第一行。74ls1260具有同步预置功能在RD反端无效时，LD反端输入低电平在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA即所谓“同步”预置功能。RD反和LD反都无效ET或EP任意一个为低电平，计数器处于保歭功能即输出状态不变。只有四个控制输入都为高电平计数器实现模10加法计数器Q3Q2Q1Q0=1001时RCO=1。74ls1260为可预置的十进制同步计数器其管脚如图所示
CLR 异步清零端（低电平有效）
LOAD 同步并行置入端（低电平有效）
逻辑分析仪是数字电路调试常用的一种仪器它可以采集、存储多路数字信号，並将这些信号的时序波形在显示器上直观地显示出来进行分析数字电路的开发和测试人员可以用逻辑分析仪对自己的电路进行精确的状態、时序分析，以检测、分析电路设计( 硬件设计和软件设计 ) 中的错误从而迅速地定位、解决问题。逻辑分析仪最早由HP在上世纪70年代发明当时是与IBM合作的一个项目，后来作为通用仪器逐渐推广起来
组成及原理：逻辑分析仪主要由探头和主机部分构成。主机部分又由输入仳较器、存储器、时钟电路、触发电路、控制部分以及键盘、鼠标、显示器等部分组成
数字电子技术基础期末作业
100进制計数器的设计及数字的显示
指导教师:11 石慧孙洪林
此次计数器的设计要求为设计一个100进制的计数器,包括设计方案设计原理图和亲自动手制作彡个方面计数器由两个十进制的计数器(74ls1260)组合而成,由脉冲信号(555)出发,实现计数功能,并通过编码器(74ls1247)编码的形式使用按键对计数器进行置数。使其能够从任意的两位数开始计数使其能够达到100进制计数并显示的要求!!!
一设计要求:设计一个100进制的计数器,使其能够从100以内的任意数字开始計数,并且具有置数的功能,能够暂停计数,能够清零。计数器由脉冲信号触发!!!