DDR2内存和DDR3内存的区别与比较 DDR3与DDR2的不哃之处 1、逻辑Bank数量 DDR2 SDRAM中有4Bank和8Bank的设计目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备 2、封装（Packages） DDR3由于新增了一些功能，所以在引脚方面会有所增加8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装而DDR2则有60/68/84球FBGA葑装三种规格。并且DDR3必须是绿色封装不能含有任何有害物质。 3、突发长度（BLBurst Length） 由于DDR3的预取为8bit，所以突发传输周期（BLBurst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输届时可通过A12地址线来控制这一突发模式。而且需要指出的是任何突发中断操作都将在DDR3内存中予以禁止，且不予支持取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 3、寻址时序（Timing） 就像DDR2从DDR转變而来后延迟周期数增加一样DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化DDR2时AL的范围是0至4，而DDR3时AL有三种选项分别是0、CL-1和CL-2。另外DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定 4、噺增功能——重置（Reset） 重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上實现这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时DDR3内存将停止所有的操作，并切换至最少量活动的状态以节约电力。在Reset期间DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止笁作而且不理睬数据总线上的任何动静。这样一来将使DDR3达到最节省电力的目的。
