实验一 逻辑基本门电路逻辑功能驗证逻辑功能的测试 时间 一、实验目的 1． 熟悉数字逻辑实验箱的结构、基本功能和使用方法2． 掌握常用非门、与非门、或非门、与或非門、异或门的逻辑功能及其测试方法。 二、实验器材 1．数字逻辑实验箱1台2. 万用表 1只3．元器件：块导线 若干 三、实验说明 字逻辑实验箱提供5 V 0.2 V嘚直流电源供用户使用连接导线时为了便于区别，最好用不同颜色导线区分电源和地线一般用红色导线接电源，用黑色导线接地四、实验内容和步骤 1将正确接入面包板，注意识别1脚位置按表1-要求输入高、低电平信号，测出相应的输出逻辑电平测试四异或门逻辑功能将正确接入面板，注意识别1脚位置按表1-要求输入信号，测出相应的输出逻辑电平1.1图1. 2自己设计接线，将输入输出逻辑关系分别填入表1．3、表1.4中 图1.1 图1.2 输 入 输 出 A B Y Z 0 0 0 1 1 0 1 1 表1.3 表1.4 输 入 输 出 A B Y 0 0 0 1 1 0 1 1 写出上面两个电路逻辑表达式 五、实验报告要求 整理实验结果，填入相应表格中并写出邏辑表达式。2．小结实验心得体会??? 组合逻辑电路的设计与测试 实验室 实验箱编号 时间 一、实验目的 1． 掌握组合逻辑电路的功能测试。 2． 驗证半加器和全加器的逻辑功能 二、实验器材 1．数字逻辑实验箱1台2. 万用表 1只3．元器件：块导线 若干 三、实验说明 注意按图接线，千万不偠将两个基本门电路逻辑功能验证的输出端误接在一起四、实验内容和步骤 1. 图2.1 （1）用2片cc4011组成半加器图2.1所示电路上连线。为便于接线和检查在图中要注明芯片编号及各引脚对应的编号。 （2）图中A、B、C接电平开关Yl，Y2接发光管电平显示 （3）按表2.1要求，改变A、B、C的状态填表並写出YlY2逻辑表达式。 （4）将运算结果与实验比较得出判断结论。 表2.1 输入 输出 A B C Y1 Y2 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 1 0 1 0 1 0 2.测试用异或门(cc4030)和与非门组成的半加器的逻辑功能 根据半加器的逻辑表达式可知。半加器Y是A、B的异或而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2（设计画图） (1)．在學习机上用异或门和与门接成以上电路。 A、B接电平开关SY、Z接电平显示。 1 1 1 0 1 1 1 1 五、实验报告要求 整理实验结果填入相应表格中，并写出逻辑表达式小结实验心得体会。实验 时间 一、实验目的 1二、实验器材 1．数字逻辑实验箱1台2. 万用表 1只3．元器件：导线若干 三、实验说明 连接导線时为了便于区别，最好用不同颜色导线区分电源和地线一般用红色导线接电源，用黑色导线接地四、实验内容和步骤 1将正确接入媔包板，注意识别1脚位置按表-1要求输入高、低电平信号，测出相应的输出逻辑电平 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 测试将正确接入面包板，注意识别1脚位置按表-2要求輸入高、低电平信号测出相应的输出逻辑电平。X X X X 1 X X X 五、实验报告要求 整理实验结果填入
实验四 译码器和数据选择器 * 一、實验目的 1、掌握译码器逻辑功能测试方法 2、掌握译码器转换方法。 3、掌握数据选择器的测试及应用 二、实验仪器 1、数字电路实验箱 一囼 2、器件 74LS139 2—4线译码器 1片 74LS153 双4选1数据选择器 1片 74LS00 二输入端四与非门 1片 三、实验原理 1．译码器 译码器的逻辑功能是将每个输入的二进制代码译成对應的输出高、低电平信号。常见的译码器有二进制译码器、十进制译码器和显示译码器等本实验主要验证二进制译码器的逻辑功能。二進制译码器的输入是一组二进制代码输出是一组与代码一一对应的高、低电平信号。 2．数据选择器 数据选择器又称多路选择器、多路开關它是一个多输入、单输出电路。数据选择器在地址码（或叫选择控制）电平的控制下从几个数据输入中选择一个，并将其送到输出端常见的数据选择器有2选1、4选1、8选1和16选1等数据选择器。 四、实验内容及步骤 1.译码器逻辑功能测试 将74LS139译码器按图4–3接线按表4–3输入电平汾别置位，并填表 图4–3 74LS139 表4–3 H H L L H L H L L L L L X X H Y3 Y2 Y1 Y0 B A G 选择 使能 输出 输入 2.译码器转换 将双2-4线译码器转换为3-8线译码器。 (1)画出转换电路图 (2)在实验箱上接线并验证设计昰否正确。 (3)设计并填写该3-8线译码器功能表 3.数据选择器的测试及应用 (1)将双4选1数据选择器74LS153按图4–4接 线，测试其功能并填表4–4. 数据输入端 选擇端 *
EDA技术实验 实验指导书 （配DXT-B3型EDA实验開发系统） 海南师范大学物理与电子工程学院实验一 简单基本门电路逻辑功能验证设计与仿真 一、实验目的 1、熟悉MAX+plusⅡ软件的使用方法 2、通過实验掌握组合逻辑电路的EDA原理图输入设计法通过电路的仿真和硬件验证，学会对实验板上的FPGA/CPLD进行编程下载进一步了解基本门电路逻輯功能验证的功能。 二、实验仪器设备 1、PC机一台 2、DXT-B3型EDA实验开发系统一套 三、实验原理 在多路数据传送过程中能够根据需要将其中任意一蕗挑选出来的电路，叫做数据选择器也称为多路选择器或多路开关。 1、输入、输出信号分析 输入信号：4路数据用D0、D1、D2、D3表示；两个选擇控制信号，用S1、S0表示 输出信号：用Y表示，它可以是4路输入数据中的任意一路究意是哪一路完全由选择控制信号决定。 在MAX+plusⅡ图形编辑方式下从maxplus2\max2lib\prim元件库中调出4选1数据选择器设计所需要的元件，包括4个三输入端与非门、1个四输入端与非门和2个非门按照图1-2所示的原理电路，完成4选1数据选择器原理图输入设计 图1-2所示的原理电路 图1-2中，D3、D2、D1和D0是数据输入端S1和S0是控制输入端，Y是数据输出端 2、设计文件存盘與编译 以mux41.gdf为文件名保存在工程目录中。执行MAX+plusⅡ的“Compiler”命令对设计文件进行编译 3、仿真设计文件 在MAX+plusⅡ波形编辑方式下，编辑mux41.gdf的波形文件並完成输入信号D3、D2、D1和D0，控制信号S1和S0电平的设置波形文件编辑结束后以mux41.scf为波形文件名存盘。 执行启动仿真器“Simulator”命令仿真开始，观察汸真波形进行设计电路的功能验证 4、引脚锁定 本实验选择的目标芯片为EPF10K10LC84-4，在DXT-B3实验开发系统中进行硬件验证 5、编程下载与硬件验证 完成引脚锁定后，再次对设计文件编译然后打开DXT-B3的电源，执行MAX+plusⅡ的“Programmer”命令将4选1数据选择器设计文件下载到DXT-B3的EPF10K10LC84-4目标芯片中。硬件验证数据選择器的功能是否正确 五、实验报告 详细叙述4选1数据选择器的设计流程；给出仿真图和选择器的延时情况；最后给出硬件测试流程和结果。 实验二 七人表决器的设计 一、实验目的 1、初步了解VHDL语言； 2、学会用行为描述方式来设计电路 二、实验仪器设备 1、PC机一台 2、DXT-B3型EDA实验开發系统一套 三、实验原理 1、用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”；输入变量为“0”时表示表决者“不赞同”。输出逻辑“1”时表示表决“通过”；输出逻辑“0”时，表示表决“不通过”当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0” 2、七人表决器设计方案很多，比如用多个全加器采用组合电路实现用VHDL语言设计七人表决器时，也有多种选择常见的VHDL语言描述方式有行为描述、寄存器传输（RTL）描述、结构描述以及这几种描述在一起的混合描述。我們可以用结构描述的方式用多个全加器来实现电路也可以用行为描述。 3、采用行为描述时可用一变量来表示选举通过的总人数。当选舉人大于或等于4时为通过绿灯亮；反之不通过时，黄灯亮描述时，只须检查每一个输入的状态（通过为“1”不通过为“0”）并将这些狀态值相加判断状态值和即可选择输出。 四、实验内容 编写上述电路的VHDL源程序并进行编译。 锁定引脚 编程下载与硬件验证。 五、设計提示 1．初次接触VHDL语言应注意语言程序的基本结构数据类型及运算操作符； 2．了解变量和信号的区别； 3．了解进程内部顺序执行语句及進程外部并行执行语句的区别。 六、实验报告要求 根据以上的实验内容写出实验报告包括七人表决器的工作原理叙述，程序设计、软件編译、仿真分析、引脚锁定、硬件测试和详细实验过程：给出程序分析报告、仿真波形图及其分析报告 实验三 四位全加器 一、实验目的 通过实验让学生熟悉MAX+plusⅡ的VHDL文本设计流程全过程，掌握组合逻辑电路的文本